AMD desvela su arquitectura Exascale Heterogenous Processor para superordenadores

por Antonio Delgado 03/08/2015 2

AMD prepara una nueva generación de SoCs para sistemas de supercomputadoras con una nueva arquitectura. Estos chips están formados por una zona central donde se concentra un gran número de núcleos GPU para procesamiento GPGPU, rodeado de varios núcleos CPU y que, a su vez, están rodeados de memoria HBM2 DRAM apilada, todo ello sobre el "Interposer" que conecta los distintos elementos.

Si habéis estado atentos a las últimas noticias sobre AMD, posiblemente todo esto os suene como una especie de mezcla entre una APU con arquitectura HSA y las nuevas tarjetas gráficas Fury y Fury X con memorias HBM. De hecho, ya en su día cuando AMD desveló el uso y especificaciones de sus memorias HBM no fue difícil aventurar que la llegada de este tipo de memorias a un tipo de producto como las APU era cuestión de tiempo dado el mayor ancho de banda que ofrecían ocupando mucho menos espacio que el uso de una memoria dedicada externa.

De hecho en una APU, donde el ancho de banda de la RAM influye tanto en su rendimiento, sobre todo en la parte GPU, las ventajas de las memorias HMB son todavía más notables.

AMD desvela su arquitectura Exascale Heterogenous Processor para superordenadores, Imagen 1

Parece que tendremos que esperar para ver memorias HBM en una APU de consumo, pero no dejan de ser buenas noticias que la nueva arquitectura EHP de AMD (Exascale Heterogeneus Processors) adopte ya las memorias HBM de segunda generación junto con el concepto de arquitectura heterogénea que permite que tanto la parte de la CPU como la de la GPU accedan al mismo espacio de memoria evitando redundancia de datos (hUMA)

Estos nuevos chips estarán destinados a máquinas de computación de alto rendimiento formadas por un gran número de chips. Cada unidad contará con 32 GB de memoria HBM2 con 32 núcleos de CPU, posiblemente con la anunciada arquitectura ZEN y acompañada de un gran número de unidades GPU para combinar la potencia en un mayor rendimiento de cálculo.

Se espera la llegada de estos chips, al menos en forma de modelos de ingeniería, en uno o dos años.